|
|
แนวทางการวิจัยของห้องปฏิบัติการแบ่งออกได้เป็นสี่หัวข้อหลักๆ
ด้วยกัน ได้แก่
|
|
1.
Digital Signal Processing & Communications
Technology
เป็นการวิจัยเทคโนโลยีทางด้าน Image
Processing/Recognition, Robot Vision, Data Compression,
Trellis Coded Modulation(TCM) และ Turbo Codes
|
|
|
2.
Wireless Communications
เป็นการวิจัยเทคโนโลยีทางด้าน Optical
Modulation/Coding, Equalization และ Wireless Techniques
|
|
|
3.
FPGA & Hardware Support
เป็นการวิจัยเทคโนโลยีทางด้าน Automatic
Controller, Small Robot Applications และ FPGA |
|
|
4.
Modern Information Engineering
เป็นการวิจัยเทคโนโลยีทางด้าน Genetic,
Chaotic, และ Quantum Communications |
|
| งานวิจัยที่อยู่ระหว่างการดำเนินการ |
| ขออภัย อยู่ในระหว่างการดำเนินการป้อนข้อมูล |
การออกแบบสร้างชุดถอดรหัส
Viterbi แบบอนุกรมความเร็วสูงสำหรับระบบโทรศัพท์เคลื่อนที่ยุคที่
3
Design and Implementation of a Fast Serial Viterbi
Decoder for 3GPP Mobile System
| ชื่อ |
นาย ชัยวัฒน์
แก้วสาย นักศึกษาปริญญาโท ภาควิชาวิศวกรรมสารสนเทศ
(2544-2546) |
| อาจารย์ที่ปรึกษา |
ผศ.ดร.
อรรถสิทธิ์ หล่าสกุล |
| อาจารย์ที่ปรึกษาร่วม |
ดร.
เกียรติศักดิ์ ศรีพิมานวัฒน์ |
หมายเหตุ
|
งานวิจัยนี้เป็นส่วนหนึ่งของโครงการวิจัยชุดต้นแบบหน่วยปรับปรุงประสิทธิภาพการสื่อสัญญาณสำหรับโครงการ
3 G และการประยุกต์สำหรับอุตสาหกรรม (RDT2)
ศูนย์เทคโนโลยีอิเล็กทรอนิกส์และคอมพิวเตอร์แห่งชาติ(NECTEC)
|
|
บทคัดย่อ
งานวิจัยนี้นำเสนอถึงวิธีการใหม่ในการออกแบบและสร้างตัวถอดรหัสแบบ
Viterbi ที่มีโครงสร้างขนาดเล็กและมีความเร็วสูง
โดยตัวถอดรหัสแบบ Viterbi นี้ สามารถถอดรหัสแบบ
Convolution มีค่า Constraint Length (K) เท่ากับ
9(256 state) อัตราการเข้ารหัส(R) เท่ากับ 1/2
และ 1/3 มีค่า Generator Polynomial เท่ากับ
(561, 753) และ (557, 663, 711) ตามลำดับ ซึ่งกำหนดตามมาตรฐาน
TS 25.212 ของ 3GPP (3rd Generation Partnership
Project) ในการออกแบบตัวถอดรหัส แบบ Viterbi
ได้ใช้โครงสร้างแบบอนุกรมที่ใช้ Add Compare
Select (ACS) 4 ACS และได้ปรับปรุงในส่วน Survivor
Memory Unit(SMU) แบบ Register Exchange ให้มีการทำงานแบบ
sequential ซึ่งส่งผลทำให้จำนวนอุปกรณ์ที่ต้องสร้างตัวถอดรหัสลดลง
โดยโครงสร้างแบบ 4 ACS จะทำงานเข้ากันได้พอดีกับส่วน
SMU ทำให้ตัวถอดรหัส Viterbi แบบอนุกรมนี้มีอัตราเร็วในการถอดรหัสเท่ากับการทำงานของ
ACS คือ 64 รอบ ต้นแบบตัวถอดรหัสแบบ Viterbi
นี้ได้ออกแบบโดยภาษา Verilog HDL และนำมาติดตั้งใน
Xilinx Vertex II FPGA ซึ่งให้อัตราเร็วมากกว่า
2 Mbps ซึ่งเหมาะสมกับการใช้งานกับระบบโทรศัพท์เคลื่อนที่ยุคที่
3(3G W-CDMA) หรือระบบสื่อสารอื่นๆ
|
|
|
การพัฒนาการเข้ารหัสแบบ Turbo Codes และการปรับแต่งสัญญาณ
สำหรับประยุกต์ใช้งานในระบบสื่อสารไร้สาย
Turbo Codes and Equalization for Wireless Communications
| ชื่อ |
นาย ดิสพล ฉ่ำเฉียวกุล
นักศึกษาปริญญาโท ภาควิชาวิศวกรรมสารสนเทศ (2544-2546) |
| อาจารย์ที่ปรึกษา |
ผศ.ดร.
อรรถสิทธิ์ หล่าสกุล |
| อาจารย์ที่ปรึกษาร่วม |
ดร.
เกียรติศักดิ์ ศรีพิมานวัฒน์ |
หมายเหตุ
|
งานวิจัยนี้
ได้รับทุนสนับสนุนจากสถาบันบัณฑิตวิทยาศาสตร์และเทคโนโลยีไทย
(TGIST) ปีการศึกษา 2545 |
|
บทคัดย่อ
งานวิจัยนี้ เป็นการศึกษา
และพัฒนาวิธีการทางทฤษฎีสำหรับปรับปรุงคุณภาพของข้อมูลสำหรับระบบสื่อสารไร้สาย
โดยการนำวิธีการเข้ารหัสข้อมูลแบบ Turbo Codes
ซึ่งเป็นวิธีการเข้ารหัสข้อมูลที่มีสมรรถนะในการทำงานสูง
มาใช้งานร่วมกับวิธีการปรับแต่งสัญญาณแบบ
Pre-Equalization ในรูปแบบต่างๆ ในการลดผลกระทบจากสัญญาณรบกวน
และการทับซ้อนระหว่างสัญลักษณ์ในระบบสื่อสาร
เพื่อศึกษาผลลัพธ์ที่ได้จากการทำงาน และพัฒนารูปแบบในการทำงานให้มีความเหมาะสมมากยิ่งขึ้น
โดยจะมีการใช้โปรแกรมคอมพิวเตอร์ภาษา C/C++
สำหรับจำลองการทำงานของระบบสื่อสารมาใช้งานเป็นเครื่องมือหลักในการดำเนินงานวิจัย
และผลลัพธ์ที่ได้ส่วนหนึ่งจากงานวิจัยส่วนหนึ่ง
จะถูกนำไปสนับสนุนงานวิจัยเทคโนโลยีระบบโทรศัพท์เคลื่อนที่ยุคที่
3 (IMT2000)
| บทความที่ได้รับการตีพิมพ์ |
| [1] |
D.
Chumchewkul, Ksripimanwat, A.
Lasakul, I. Fair, P. Thitimajshima,
"Pre-Equalized QPSK-Signal
with Turbo Codes for Wireless-ISI
Channel", 3rd International
Symposium on Turbo Codes &
Related topics, Brest, France,
September 2003. |
| [2] |
A.
Pradabphon, D. Chumchewkul, K.
Sripimanwat, A.Lasakul, "Spiral
curve phase-precoding with BPSK
Turbo Codes for Wireless-ISI Channel",
WPMC' 03, Yokosaka, Kanagawa,
Japan, October 2003 |
|
|
|
|
|
| |
|
|
